# 'ATENT COOPERATION TRE, .TY

	From the INTERNATIONAL BUREAU
PCT	То:
NOTIFICATION OF ELECTION  (PCT Rule 61.2)	United States Patent and Trademark Office (Box PCT) Crystal Plaza 2 Washington, DC 20231
	ÉTATS-UNIS D'AMÉRIQUE
Date of mailing: 14 May 1999 (14.05.99)	in its capacity as elected Office
International application No.: PCT/JP98/04983	Applicant's or agent's file reference: 98S0797P
International filing date: 05 November 1998 (05.11.98)	Priority date: 05 November 1997 (05.11.97)
Applicant: MATSUSE, Kimihiro et al	
1. The designated Office is hereby notified of its election made.    X   in the demand filed with the International preliminary 08 April 1999	y Examining Authority on: (08.04.99)  national Bureau on:  date or, where Rule 32 applies, within the time limit under
The International Bureau of WIPO 34, chemin des Colombettes	Authorized officer:
1211 Geneva 20, Switzerland	J. Zahra

Telephone No.: (41-22) 338.83.38

Facsimile No.: (41-22) 740.14.35

REPLACED BY AND T

5

10

25

### CLAIMS

- 1. A wiring structure of a semiconductor device comprising:
- a first conducting layer for electrically connecting with a semiconductor element or a wiring element formed on a semiconductor substrate;
- a barrier metal formed on the first conducting layer; and
- a second conducting layer formed on the barrier metal, for electrically connecting with the first conducting layer via the barrier metal,

wherein the barrier metal is formed of  $\text{WN}_{\rm X}$  (tungsten nitride) or  $\text{WSi}_{\rm X}\text{N}_{\rm Y}$  (tungsten silicide nitride).

- 2. The wiring structure according to claim 1, wherein an insulating layer is interposed between the first conducting layer and the second conducting layer, for electrically isolating both layers from each other, a hole is formed in the insulating layer so as to pass through the insulating layer, the first conducting layer and the second conducting layer are electrically connected through the hole by way of the barrier metal.
  - 3. The wiring structure according to claim 2, wherein the barrier metal is interposed between the first conducting layer and the second conducting layer, and between the insulating layer and the second conducting layer.

·			

- 4. The wiring structure according to claim 3, wherein at least one of the first and second conducting layers is formed of Cu and the insulating layer is formed of  $SiO_2$ .
- 5. The wiring structure according to claim 2 or 3, wherein the hole is a via-hole.

10

15

- 6. The wiring structure according to claim 5, wherein one of the first conducting layer and the second conducting layer is formed of any one of Al, W, and Cu; and the other one of the first conducting layer and the second conducting layer is formed of W or Cu.
- 7. The wiring structure according to claim 2 or 3 wherein the hole is a contact hole.
- 8. The wiring structure according to claim 7, wherein one of the first conducting layer and the second conducting layer is formed of any one of Al, W, and Cu; and the other one of the first conducting layer and the second conducting layer is formed of Si.
  - 9. An electrode of a circuit element formed on a semiconductor substrate, comprising
    - a polysilicon layer;
    - a barrier metal formed on the polysilicon layer; and
- a metal layer formed on the barrier metal, wherein the barrier metal is formed of  $WN_X$  (tungsten nitride) or  $WSi_XN_Y$  (tungsten silicide nitride).

		·. · · · · · · · · · · · · · · · · · ·
		-

- 10. The electrode according to claim 9, wherein the electrode is a gate electrode of a transistor; the polysilicon layer is formed on a gate oxide film formed between a source and a drain of the transistor.
- 5 11. The electrode according to claim 9 or 10, wherein the metal layer is formed of W or Cu.
  - 12. The electrode according to claim 11, wherein the gate oxide film is formed of any one of  ${\rm SiO}_2$ ,  ${\rm SiOF}$ ,  ${\rm Ta}_2{\rm O}_5$ , and  ${\rm CF}_{\rm X}$ .
- 13. A gate electrode of a transistor formed on a semiconductor substrate, comprising:

20

a gate oxide film formed between a source and a drain of the transistor;

a barrier metal formed on the gate oxide film; and a metal layer formed on the barrier metal, wherein the barrier metal is formed of  $WN_X$  (tungsten nitride) or  $WSi_XN_Y$  (tungsten silicide nitride).

- 14. The electrode according to claim 9, wherein the electrode is a capacitor electrode and the polysilicon layer is formed on an insulating film.
  - 15. The electrode according to claim 14, wherein the metal layer is formed of any one of Al, W, and Cu.
- 16. The electrode according to claim 15, wherein the insulating film is formed of formed of any one of SiO $_2$ , SiOF, Ta $_2$ O $_5$ , and CF $_x$ .
  - 17. A method of forming a wiring structure of

	6		
		,	
•			

a semiconductor device, comprising:

5

10

15

20

25

forming a first conducting layer by depositing a metal film on an insulating film of the semiconductor substrate;

34

forming an interlayer insulating film over an entire surface of the semiconductor substrate so as to cover the first conducting layer from the above;

forming a connecting hole at a predetermined position of the interlayer insulating film so as to pass the interlayer insulating film and reach the first conducting layer;

forming a barrier metal of  $WN_X$  (tungsten nitride) or  $WSi_XN_Y$  (tungsten silicide nitride) on from an inner surface of the connecting hole to a surface of the first conducting layer exposed in a bottom portion of the connecting hole; and

depositing a metal film on the barrier metal and simultaneously fill the connecting hole with the metal film, thereby forming a second conducting layer electrically connected with the first conducting layer via the barrier metal.

- 18. The method according to claim 17, wherein at least one of the first and second conducting layers is formed of Cu and the interlayer insulating film is formed of  $SiO_2$ .
- 19. The method according to claim 17, wherein the connecting hole is a via-hole.

20. The method according to claim 19, wherein one of the first conducting layer and the second conducting layer is formed of any one of Al, W, and Cu; and

the other one of the first conducting layer and the second conducting layer is formed of either W or Cu.

5

25

- 21. The method according to claim 17, wherein the connecting hole is a contact hole.
- 22. The method according to claim 21, wherein one of the first conducting layer and the second conducting layer is formed of any one of Al, W, and Cu, and the other one of the first conducting layer and the second conducting layer is formed of Si.
- 23. The method according to claim 17, wherein the step of forming the barrier metal comprises a first step for forming a W (tungsten) film or a WSi film over an inner surface of the connecting hole and a surface of the first conducting layer exposed in a bottom surface of the connecting hole; and a second step of nitriding the W film or the WSi film to form a WN<sub>X</sub> (tungsten nitride) film or a WSi<sub>X</sub>N<sub>Y</sub> (tungsten silicide nitride) film.
  - 24. A method of forming a gate electrode of a transistor formed on a semiconductor substrate, comprising

forming a barrier metal of  $WN_{\mathbf{X}}$  (tungsten nitride) or  $WSi_{\mathbf{X}}N_{\mathbf{V}}$  (tungsten silicide nitride) on a gate

•

oxide film formed between a source and a drain of a transistor; and

forming a metal layer on the barrier metal.

25. A method of forming a gate electrode of a transistor formed on a semiconductor substrate; comprising

5

10

forming a polysilicon layer on a gate oxide film formed between a source and a drain of a transistor;

forming a barrier metal of  $WN_{\mathbf{x}}$  (tungsten nitride) or  $WSi_{\mathbf{x}}N_{\mathbf{y}}$  (tungsten silicide nitride) on the polysilicon layer; and

forming a metal layer on the barrier metal.

- 26. The method according to claim 24 or 25, wherein the metal layer is formed of W or Cu.
- 15 27. The method according to claim 24 or 25, wherein the gate oxide film is formed any one of  $SiO_2$ , SiOF,  $Ta_2O_5$ , and  $CF_x$ .

		-
	•	

The following are the English translations of Annexes to the International Preliminary Examination Report Amended Sheets 31-36, filed April 8, 1999 and August 19, 1999.

#### CLAIMS

1. (amended) A wiring structure of a
semiconductor device comprising:

5

15

20

- a first metal layer formed on a semiconductor substrate;
  - a barrier metal formed on the first metal layer;
  - a second metal layer formed on the barrier metal for electrically connecting with the first metal layer via the barrier metal,
- wherein the barrier metal is formed of  ${\rm WN_X}$  (tungsten nitride) or  ${\rm WSi_XN_Y}$  (tungsten silicide nitride).
  - 2. (amended) The wiring structure according to claim 1, wherein an insulating layer is interposed between the first metal layer and the second metal layer for electrically isolating both layers from each other, a hole is formed in the insulating layer so as to pass through the insulating layer, and the first metal layer and the second metal layer are electrically connected through the hole by way of the barrier metal.
    - 3. (amended) The wiring structure according to claim 2, wherein the barrier metal is interposed between the first metal layer and the second metal layer, and between the insulating layer and the second metal layer.

- 4. (amended) The wiring structure according to claim 3, wherein at least one of the first and second metal layers is formed of Cu and the insulating layer is formed of  $SiO_2$ .
- 5. The wiring structure according to claim 2 or 3, wherein the hole is a via-hole.
  - 6. (amended) The wiring structure according to claim 5, wherein one of the first metal layer and the second metal layer is formed of any one of Al, W, and Cu; and the other one of the first metal layer and the second metal layer is formed of W or Cu.
    - 7. (deleted)

- 8. (deleted)
- 9. (amended) An electrode of a circuit element

  15 formed on a semiconductor substrate, comprising:
  - a polysilicon layer;
  - a barrier metal formed on the polysilicon layer;
- a metal layer formed on the barrier metal, wherein the barrier metal is formed of  $WSi_XN_Y$  (tungsten silicide nitride).

			•
			•
	į.		
	,		

- 10. (amended) The electrode according to claim 9, wherein the electrode is a gate electrode of a transistor; the polysilicon layer is formed on a gate insulating film formed between a source and a drain of the transistor.
- 11. The electrode according to claim 9 or 10, wherein the metal layer is formed of W or Cu.

- 12. (amended) The electrode according to claim 11, wherein the gate insulating film is formed of any one of  $SiO_2$ , SiOF,  $Ta_2O_5$ , and  $CF_x$ .
- 13. (amended) A gate electrode of a transistor formed on a semiconductor substrate, comprising:
- a gate insulating film formed between a source and a drain of the transistor;
- a barrier metal formed on the gate insulating film; and
  - a metal layer formed on the barrier metal, wherein the barrier metal is formed of  $WSi_xN_y$  (tungsten silicide nitride).
- 20 14. The electrode according to claim 9, wherein the electrode is a capacitor electrode and the polysilicon layer is formed on an insulating film.
  - 15. The electrode according to claim 14, wherein the metal layer is formed of any one of Al, W, and Cu.
- 16. The electrode according to claim 15, wherein the insulating film is formed of any one of  $SiO_2$ , SiOF,  $Ta_2O_5$ , and  $CF_x$ .

			, , ,
			•
		÷	
	Prop		

17. (amended) A method of forming a wiring structure of a semiconductor device, comprising:

5

10

15

20

25

forming a first metal layer by depositing a metal film on an insulating film of the semiconductor device;

forming an interlayer insulating film over an entire surface of the semiconductor substrate so as to cover the first metal layer from the above;

forming a connecting hole at a predetermined position of the interlayer insulating film so as to pass the interlayer insulating film and reach the first metal layer;

forming a barrier metal of  $WN_X$  (tungsten nitride) or  $WSi_XN_Y$  (tungsten silicide nitride) on from an inner surface of the connecting hole to a surface of the first metal layer exposed in a bottom portion of the connecting hole; and

depositing a metal film on the barrier metal and simultaneously fill the connecting hole with the metal film, thereby forming a second metal layer electrically connected with the first metal layer via the barrier metal.

- 18. (amended) The method according to claim 17, wherein at least one of the first and second metal layers is formed of Cu and the interlayer insulating film is formed of SiO<sub>2</sub>.
- 19. The method according to claim 17, wherein the connecting hole is a via-hole.

		•
		9
	iv.	

- 20. (amended) The method according to claim 19, wherein one of the first metal layer and the second metal layer is formed of any one of Al, W, and Cu; and
- the other one of the first metal layer and the second metal layer is formed of either W or Cu.
  - 21. (deleted)
  - (deleted) 22.
- (amended) The method according to claim 17, wherein the step of forming the barrier metal comprises a first step for forming a W (tungsten) film or a WSi film on from an inner surface of the connecting hole to a surface of the first metal layer exposed in a bottom surface of the connecting hole; and a second step of nitriding the W film or the WSi film to form a  $WN_{\mathbf{X}}$ (tungsten nitride) film or a WSixNv (tungsten silicide nitride) film.
  - 24. (amended) A method of forming a gate electrode of a transistor formed on a semiconductor substrate, comprising
- 20 forming a barrier metal of  $WSi_XN_V$  (tungsten silicide nitride) on a gate insulating film formed between a source and a drain of a transistor; and forming a conducting layer on the barrier metal.

10



25. (amended) A method of forming a gate electrode of a transistor formed on a semiconductor substrate; comprising


forming a polysilicon layer on a gate insulating film formed between a source and a drain of a transistor:

forming a barrier metal of  $WSi_XN_Y$  (tungsten silicide nitride) on the polysilicon layer; and forming a conducting layer on the barrier metal.

26. (amended) The method according to claim 24 or 25, wherein the conducting layer is formed of W or Cu.

27. (amended) The method according to claim 24 or 25, wherein the gate insulating film is formed any one of  $SiO_2$ , SiOF,  $Ta_2O_5$ , and  $CF_X$ .

10



#### 世界知的所有権機関 国 際 事務 特許協力条約に基づいて公開された国際出願



(51) 国際特許分類6

H01L 21/28, 21/768

(11) 国際公開番号 A1

WO99/23694

(43) 国際公開日

1999年5月14日(14.05.99)

(21) 国際出願番号

PCT/JP98/04983

(22) 国際出願日

1998年11月5日(05.11.98)

(30) 優先権データ

特願平9/319059 特願平10/207198 1997年11月5日(05.11.97) JP 1998年7月7日(07.07.98) JP

(71) 出願人(米国を除くすべての指定国について)

東京エレクトロン株式会社

(TOKYO ELECTRON LIMITED)[JP/JP]

〒107-8481 東京都港区赤坂五丁目3番6号 Tokyo, (JP)

(72) 発明者:および

(75) 発明者/出願人(米国についてのみ)

松瀬公裕(MATSUSE, Kimihiro)[JP/JP]

〒206-0821 東京都稲城市長峰2-17-10 Tokyo, (JP)

大槻 林(OTSUKI, Hayashi)[JP/JP]

〒400-0423 山梨県中巨摩郡甲西町落合1677-15 Yamanashi,

(JP)

(74) 代理人

弁理士 鈴江武彦, 外(SUZUYE, Takehiko et al.)

〒100-0013 東京都千代田区霞が関3丁目7番2号

鈴榮內外國特許法律事務所內 Tokyo, (JP)

(81) 指定国 KR, US, 欧州特許 (AT, BE, CH, CY, DE, DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE).

添付公開書類


国際調査報告書

(54)Title: WIRING STRUCTURE OF SEMICONDUCTOR DEVICE, ELECTRODE, AND METHOD FOR FORMING THEM

(54)発明の名称 半導体デバイスの配線構造、電極、及びこれらを形成する方法

#### (57) Abstract

A wiring structure for semiconductor devices is characterized in that the structure is provided with a first conductive layer electrically connected to a semiconductor device or wiring formed on a semiconductor substrate, a barrier metal formed on the first conductive layer, and a second conductive layer which is formed on the barrier metal and electrically connected to the first conductive layer through the barrier metal, and the barrier metal is WN<sub>x</sub> (tungsten nitride) or WSi<sub>x</sub> N<sub>y</sub> (tungsten silicide nitride).



本発明に係る半導体デバイスの配線構造は、半導体基板上に形成された半導体素子もしくは配線と電気的に接続する第1の導電層と、第1の導電層上に形成されるバリアメタルと、バリアメタル上に形成され、バリアメタルを介して第1の導電層と電気的に接続される第2の導電層とを具備し、バリアメタルは、WNx(タングステンナイトライド)またはWSixNy(タングステンシリサイドナイトライド)から成ることを特徴とする。

PCTに基づいて公開される国際出願のパンフレット第一頁に掲載されたPCT加盟国を同定するために使用されるコード(参考情報)

EFFGGGGGGGGHHIIIIIIJKKKKKL スフフガ英ググガガギギギクハイアイイアイ日ケキ北韓カセ インンン ナジナビアアシアガドルラドスリ アギ鮮 フト ベィラボ国レルーンニニリロンンイスンイタ本ニル朝国ザン ンラス ダア ア・ヤチリネラエ ラア ス スル ンラス ダア ア・ヤチリネラエ ラア ス スル アギ鮮 フト

SSSSSSTTTTTTTTTTUUUUVYUA ルアアオ ド ンス ド ルファオ ド ンス ド ルファオ ド ンス ド タムラ共 ルファイグ キトートウクが国ズィーアングリーゴキクコニラン ベェゴフグ リウガ国ズィーアングルルリクガ国ズィーアングリー タニ ッナ タムラ共 マイダ キトーリンエ アコフバン アコフバンス ド ファングユ南ジ

# 明 細 書

半導体デバイスの配線構造、電極、及びこれらを形成する 方法

# 技術分野

本発明は、半導体デバイスの配線構造、電極、及びこれら を形成する方法に関する。

# 背景技術

一般に、半導体集積回路などの半導体集積装置を形成するには、半導体ウエハ上に成膜、酸化拡散、エッチング等を繰り返し施して多数のトランジスタ、キャパシタ、抵抗器等を形成してこれらを配線パターンで接続する。また、集積回路の高性能化、多機能化の要請により、線幅等の一層の高微細化及び高集積化が求められており、更に、回路自体を絶縁層を介して積み上げて階層構造とする多層化も行われるようになった。

このような状況下において、配線断面積や接続部の断面積の減少により抵抗が上昇する傾向があるので、配線材料としては現在一般的に用いられているアルミニウムから、成膜がアルミニウム程容易ではないが、エレクトロマイグレーションに対する耐性も高く、しかも抵抗率も比較的小さいことから銅が用いられる傾向にある。

また、トランジスタ素子に用いるゲート電極としては、一般的にはドープドポリシリコン層を単独で用いたり、このドープドポリシリコン層にモリブデンシリサイド層やタングステンシリサイド層を積層した2層構造のものを用いたり

しているが、より抵抗率を小さくするために、2層構造のゲート電極において上層のシリサイド層を単独の金属層、例えばタングステン層で置き換えることなどが検討されている。

ところで、銅やタングステンは、金属単独では非常に活性で他の元素と反応し易く、例えば金属銅は拡散係数が大きいため、SiやSiO2等に拡散して偏析し、欠陥が発生する。このため、抵抗値が大きくなるのみならず、剥離も発生するといった問題があった。

また、2層構造のゲート電極の一層に金属タングステン膜を用いた場合には、下層のドープドポリシリコン層中のシリコン原子が、上層の金属タングステン膜中のタングステンと相互拡散して反応し、抵抗値が大きなタングステンシリサイドになってしまうという問題があった。

そこで、これらの金属銅や金属タングステンとの反応を防止するために、従来より用いられていたTiN(チタンナイトライド)等のバリアメタルを用いることも考えられるが、このTiN層は金属銅膜や金属タングステン膜との相性、例えば密着性が十分ではなく、好ましいバリアメタルではない。

また、最近の半導体集積回路の更なる高集積化、多層化及び動作速度の高速化の要請により、例えばゲート電極を例にとれば、更に各層を薄膜化して抵抗値を下げることや、エッチング加工時等のアスペクト比を緩くすることが望まれている。

しかしながら、ゲート電極を構成するタングステン膜など は、この薄膜化が進むと、下地層である例えばポリシリコン 層との密着性や耐熱性が劣化してくるという問題がある。そこで、この場合にも、バリアメタルとして両層間に従来周知のTiN膜を介在させることも考えられるが、この場合には、TiN膜とポリシリコン層との界面での密着性が悪くなり、膜剥がれ等が生じるという問題があった。

# 発明の開示

本発明の目的は、金属銅膜や金属タングステン膜に対して 有効なバリアメタルを含む半導体デバイスの配線構造、電極 及びこれらの形成方法を提供することにある。また、薄膜化 しても特性の良好なゲート電極及びその形成方法を提供す ることにある。

前記目的を達成するために、本発明の半導体デバイスの配線構造は、半導体基板上に形成された半導体素子もしくは配線と電気的に接続する第1の導電層と、第1の導電層上に形成されるバリアメタルと、バリアメタル上に形成され、バリアメタルを介して第1の導電層と電気的に接続される第2の導電層とを具備し、バリアメタルは、WNx(タングステンナイトライド)またはWSixNy(タングステンシリサイドナイトライド)から成ることを特徴とする。

また、本発明は、半導体基板上に形成された回路素子の電極において、ポリシリコン層と、ポリシリコン層上に形成されるバリアメタルと、バリアメタル上に形成される金属層とを具備し、バリアメタルは、WNx(タングステンナイトライド)またはWSixNy(タングステンシリサイドナイトライド)から成ることを特徴とする。

また、本発明は、半導体デバイスの配線構造を形成する方法において、半導体基板の絶縁膜上に金属膜を堆積させて第1の導電層を形成し、第1の導電層を上側から覆うように半導体基板上の全面にわたって層間絶縁膜を形成し、層間絶縁膜の所定の位置に、層間絶縁膜を貫通するように第1の導電層に達する接続孔を形成し、接続孔の内面と接続孔の底部に露出した第1の導電層の表面とにわたって、WNx(タングステンナイトライド)またはWSixNy(タングステンシリサイドナイトライド)から成るバリアメタルを形成し、バリアメタル上に金属膜を堆積させるとともにこの金属膜によって接続孔を埋め込むことによって、第1の導電層とバリアメタルを介して電気的に接続される第2の導電層を形成することを特徴とする。

また、本発明は、半導体基板上に設けられたトランジスタのゲート電極を形成する方法において、トランジスタのソースとドレインとの間に形成されたゲート酸化膜上にポリシリコン層を形成し、ポリシリコン層上に、WNx(タングステンナイトライド)またはWSixNy(タングステンシリサイドナイトライド)から成るバリアメタルを形成し、バリアメタル上に金属層を形成することを特徴とする。

#### 図面の簡単な説明

図1は、Cuデュアルダマシン配線に適用したバリアメタルを示す拡大断面図である。

図2は、コンタクトホールに適用したバリアメタルを示す 拡大断面図である。 図3は、ゲート電極に適用したバリアメタルを示す拡大断 面図である。

図4は、キャパシタ電極に適用したバリアメタルを示す拡 大断面図である。

図5は、バリアメタルを形成するための処理装置を示す概略構成図である。

図6A乃至図6Fは、Cuデュアルダマシンプロセスを説明するための図である。

図7は、図3に示すゲート電極の部分を示す拡大図である。 図8は、ゲート酸化膜としてTa<sub>2</sub>O<sub>5</sub>を用いた時のゲート電極の拡大断面図である。

図9は、本発明に係るゲート電極と従来のゲート電極とを 比較した特性データである。

発明を実施するための最良の形態

以下、図面を参照しながら本発明の実施の形態について説明する。

図1はCuデュアルダマシン配線に適用したバリアメタルを示す拡大断面図、図2はコンタクトホールに適用したバリアメタルを示す拡大断面図、図3はゲート電極に適用したバリアメタルを示す拡大断面図、図4はキャパシタ電極に適用したバリアメタルを示す拡大断面図である。

図1に示すようなCuデュアルダマシン配線を形成する デュアルダマシンプロセスは、半導体集積装置すなわち半導 体集積回路において、デバイスの高性能化及び多機能化を実 現する上で、配線の多層化が必要となり、この時、上層と下 層の配線を接続する際に、配線とビアプラグを同時に形成して工程数の削減、配線の低コスト化及び低アスペクト比化を 実現するプロセスである。

図1において、2は例えば半導体ウエハ等の基板であり、4はこの基板2の表面に形成された下層の配線(導電層)であり、この周囲は例えばSiO2 絶縁膜6により絶縁されている。下層の配線4は、例えば金属銅の薄膜で形成される。8は例えばSOG(Spin On Glass)により形成されたSiO2よりなる層間絶縁膜であり、上記SiO2絶縁膜6と下層の配線4上を覆うように形成される。この層間絶縁膜8は、上述のようにSOGにより塗布形成されるので、比較的多くの酸素分子が含まれている。

10は上記下層の配線4の一部を露出させるようにして上記層間絶縁膜8に形成されたビアホールであり、12は上記層間絶縁膜8の表面に形成される配線溝である。14は本発明に係るWNx(タングステンナイトライド;x=0.5~1)或いはWSixNy(タングステンシリサイドナイトライド;x=0.01~0.2,y=0.02~0.2)よりなる薄いバリアメタルであり、上記ビアホール10の内壁面及び上記配線溝12の内壁面に形成される。16は例えば金属銅よりなる上層の配線(導電層)であり、この配線の形成時に上記ビアホール10内も埋め込んでビアホールプラグ16Aも同時に形成される。

この場合、配線 16 の幅 L1 は、 $1\mu$  m以下、例えば 0.  $2\mu$  m程度であり、また、バリアメタル 14 の厚さ L2 は、

0.005~0.05μm程度である。

このようにデュアルダマシンプロセスにおいて、銅薄膜よりなる上層の配線16及び金属銅のビアホールプラグ16AとSOGにより形成された層間絶縁膜8との間に、WNx或いはWSixNyよりなる薄いバリアメタル14を介在させたので、ビアプラグ16Aや上層の配線16中の金属銅が層間絶縁膜8の中へ拡散することができず、従って、偏析や欠陥の発生を防止することができる。このため、ビアホールプラグ16Aや上層の配線16を低い抵抗値のままで維持でき、また、この密着性が劣化することもないので、金属銅が剥がれることも防止することができる。

なお、上記構成の変形例では、下層の配線4と上層の配線 16のうちの一方がAl、W、Cuのうちのいずれか1つに よって形成され、下層の配線4と上層の配線16のうちの他 方がWまたはCuによって形成されている。

図2は本発明のバリアメタルをコンタクトホールに適用した時の図を示しており、図中、18は基板2に形成されたトランジスタのソース或いはドレイン(導電層)であり、ここではソースとして話を進める。20はソース18を含むトランジスタ全体を被って絶縁するための層間絶縁膜であり、この絶縁膜20は、図1にて説明したと同様に、SOGにより形成されたSiO2膜よりなる。22は、上記ソース18の表面を露出させるようにして形成されたコンタクトホールであり、この内壁面と層間絶縁膜20の上面には、本発明に係るWNx或いはWSixNyよりなる薄いバリアメタ

ル14が形成されている。そして、このコンタクトホール22内は金属銅よりなるコンタクトホールプラグ24Aにより埋め込まれ、同時にこの上部に金属銅が積層形成されてパターンエッチングにより配線(導電層)24が形成される。尚、図示例では、層間絶縁膜20上のバリアメタル14もパターンエッチングされた状態を示している。

この場合にも、SiO2よりなる層間絶縁膜2Oと金属銅よりなるコンタクトホールプラグ24A及び配線24との間に、WNx或いはWSixNyよりなる薄いバリアメタル14を介在させるようにしたので、層間絶縁膜2O中へ金属銅が拡散することを阻止することができる。従って、これらを構成する金属銅の偏析や欠陥の発生を防ぎ、低い抵抗値に維持できるのみならず、密着性が劣化することも防止してこれが剥がれることも阻止することができる。

なお、上記構成では、ドレインまたはソース18がシリコン (Si) によって形成される。また、配線24は、A1、Wによって形成されていてもよい。

図3は本発明のバリアメタルをゲート電極に適用した時の図を示しており、図中、18及び19は、それぞれ基板2の表面に形成されたトランジスタ素子のソース及びドレインであり、これらの間に薄いゲート酸化膜26が形成されている。そして、このゲート酸化膜26上にゲート電極28が形成されるが、このゲート電極28は、下層より例えばリンドープのポリシリコン層30、本発明のWNx或いはWSixNyよりなる薄いバリアメタル14及びタングステンか

らなる金属層32を順次積層した3層構造になっている。

この場合にも、ポリシリコン層30と金属層32との間に、本発明のバリアメタル14を介在させるようにしたので、このバリアメタル14によりポリシリコン層30中のシリコン原子と金属層32の金属原子が相互拡散することを阻止でき、従って、金属層32がシリサイド化されることや、ピット(空孔)の発生を防止することができる。このため、金属層32の抵抗値が増加することを防止することができるのみならず、この金属層32が剥離することも防止することができる。

なお、上記構成において、金属層 3 2 は C u によって形成されていても良い。また、ゲート酸化膜 2 6 は、S i O 2 、S i O F 、T a 2 O 5 、C F x ( x = 1  $\sim$  4 ) のうちのいずれか 1 つによって形成されている。

図4は本発明のバリアメタルをキャパシターに適用した 時の構造を示している。

キャパシターの一方の電極となる拡散層17が基板2の表面に形成されている。その上に薄い絶縁層26がキャパシターの誘電層として形成されている。その上にキャパシターの他方の電極として、ポリシリコン30/バリアメタル14/金属層(W)32の三層構造が形成されている。バリアメタル14は、WN×或いはWSixNyより形成される。これにより、金属層32がシリサイド化されず、抵抗値の増加が防止できる。また、金属層32の剥離も防止できる。

この場合にも、ポリシリコン層30と金属層32との間に、

本発明のバリアメタル14を介在させるようにしたので、このバリアメタル14によりポリシリコン層30中へ金属層32の金属原子が拡散することを阻止でき、従って、金属層32がシリサイド化されることを防止することができる。このため、金属層32の抵抗値が低下することを防止することができるのみならず、この金属層32が剥離することも防止することができる。

なお、上記構成において、金属層 3 2 は C u や A 1 によって形成されていても良い。また、ゲート酸化膜 2 6 は、S i  $O_2$  、S i O F 、T a 2 O 5 、C F x  $(x=1\sim4)$  のうちのいずれか 1 つによって形成されている。

次に、上述したような配線構造および電極の形成方法について説明する。

図5はバリアメタルを形成するための処理装置を示す概略構成図であり、まず、この処理装置を説明する。図示するように、この処理装置は、例えばアルミニウム製の円筒体状の処理容器34を有しており、この容器34内には、基板2を載置する載置台36が設けられる。載置台36内には、基板2を所定のプロセス温度に加熱するための加熱ヒータ38が設けられている。尚、加熱ヒータ38に替えて、処理容器の下方に加熱ランプを設けて、基板2をランプ加熱するようにしてもよい。

この処理容器 3 4 及び載置台 3 6 はそれぞれアースされており、載置台 3 6 は、高周波を使用する時に下部電極を兼用するようになっている。処理容器 3 4 の底部には、排気口

40が設けられ、この排気口40には、真空ポンプ42を介設した真空排気系が接続される。処理容器34の側壁には、ゲートバルブ41を介してロードロック室44が連結されており、処理容器34内との間で基板2の受け渡しを行うようになっている。

また、この処理容器34の天井部には、絶縁材46を介して多数のガス噴射孔50を有するシャワーへッド部48が設けられている。このシャワーへッド部48には、スイッチ52及びマッチング回路54を介して例えば13.56MHzの高周波電源56が接続されており、必要に応じてシャワーへッド部48に、高周波電力を印加してこれを上部電極と兼用させ、プラズマ処理を行なうことができるようになっている。プラズマ印加の手法は、これに限定されず、下部電極に高周波電力を印加するようにしてもよい。

そして、このシャワーヘッド部 48には、複数のガス源が、それぞれ開閉弁 58及びマスフローコントローラ 60を介して連結されている。ガス源としては、WF 6 源 62、MM H (モノメチルヒドラジン)源 64、SiH4 (シラン)源 66、NH3 源 68、N2 源 70、Ar源 72、H2 源 74、ClF3 源 75 等がそれぞれ必要に応じて設けられ、選択的に使用される。また、SiH4 ガスに替えて、ジシラン (Si2 H4)、ジクロルシラン (SiH2 Cl2) を用いてもよい。

次に、上記構成の装置を用いて行われる本発明の配線構造

の形成方法を具体的に説明する。

まず、この配線構造形成方法には、1つの工程で一気にバリアメタルを形成する方法等がある。以下、その方法について順に説明する。ここでは、前述した C u デュアルダマシンプロセスによりデュアルダマシン配線(図1参照)を行なう場合を例にとって説明する。尚、このバリアメタルをコンタクトホールに適用する場合にも、バリアメタル形成の前後の工程は異なるが、バリアメタルの形成方法は全て同じである。(1)1工程によるWSixNyの形成(プラズマレス)。

まず、1工程でWSixNyバリアメタルを形成する方法について説明する。まず、図5に示す処理装置とは別の装置で、公知の方法により、図6(A)に示すように基板2のSiO2絶縁層6と下層の配線4を覆ってSOGによりSiO2層間絶縁膜8を全面に形成する。そして、公知の方法によって、この層間絶縁膜8に配線パターンに沿って配線溝12をエッチング等により形成し(図6(B))、更に、この配線溝12内の所定の位置に、ビアホール10をエッチング等により形成して下層の配線4を露出させる(図6(C))。

ここまで基板 2 に対して処理を施したならば、この基板 2 を図 4 に示した処理装置内へ搬入してバリアメタルの形成に移る。

基板2を処理容器34の載置台36上に載置したならば、容器34内を密閉し、基板2を所定のプロセス圧力に維持すると共にシャワーヘッド部48から所定の処理ガスを導入し、これと共に処理容器34内を真空引きして所定のプロセ

ス圧力に維持してバリアメタルの形成プロセスを行う。処理ガスとしては、WF $_6$ ガス、SiH $_4$ ガス及びMMHガスをそれぞれ供給し、プラズマを用いない熱CVD(Chemical Vapor Deposition)により、一気にWSixNy膜よりなるバリアメタル14を所定の厚みだけ成膜する(図 $_6$ (D))。

ここでは基板 2 として、8 インチウェハを用いており、この時の各処理ガスの流量は、 $WF_6$  ガスが、 $2\sim20$  s c c m程度、 $SiH_4$  ガスが、 $10\sim300$  s c c m程度、MM Hガスが、 $1\sim10$  s c c m程度である。プロセス温度は  $300\sim450$   $\mathbb{C}$  程度、プロセス圧力は  $0.4\sim80$  T o r r 程度である。シランに替えてジクロルシランを用いる場合には、他のガスの流量、プロセス圧力は同じで、プロセス温度が  $550\sim650$   $\mathbb{C}$  程度である。尚、これらの数値は、後述する数値も含めて単に一例を示したに過ぎず、適宜最適条件を求めて変更するのは勿論である。

このような方法により、1工程でバリアメタル14を形成することができ、工程数の削減が可能となる。

このようにして、バリアメタル14の形成が完了したならば、例えばこの基板2を処理装置から搬出し、CVD等により配線メタルとして金属銅を表面に堆積させてビアホール10と配線溝12内を同時に埋め込み、これにより、ビアホール10は、ビアホールプラグ16Aにより埋め込まれ、配線溝12には上層の配線16が形成される(図6(E))。尚、この金属銅のCVD処理は、バリアメタルを形成した処

理装置と同一処理装置内で行うようにしてもよい。

次に、金属銅が堆積された基板を処理装置から取り出し、これにCMP (Chemical Mechanical Polishing)処理等を施すことにより、上面の不要な金属銅を研磨除去し、上層の配線パターンを形成する(図6(F))。これにより、Cuデュアルダマシン配線を完了することになる。

この実施例では、バリアメタル14に窒素原子を混入させるガスとしてMMHガスを用いたが、これに替えて、 $NH_3$  ガス或いは $N_2$  ガスを用いてもよいし、必要に応じてキャリアガスとして不活性ガス、例えばAr ガスを用いてもよい。また、 $SiH_4$  ガスに替えて、ジクロルシラン、ジシラン等を用いてもよいのは勿論である。

(2) 1 工程によるWNxの形成(プラズマレス)。

次に、1 工程でWN x バリアメタルを形成する方法について説明する。図 6 (D) に示す工程以外は全て上述した操作と同じであるので、図 6 (D) に示す工程を行う場合のみを説明する。ここでは、処理ガスとしてはWF 6 ガスとMMHガスを供給し、プラズマを用いない熱 C V D により、一気にWN x 膜よりなるバリアメタル 1 4 を所定の厚みだけ成膜する。

この時の処理ガスの流量は、8 インチウエハの場合、WF 6 ガスが、 $5\sim80$  s c c m程度、MMH ガスが、 $1\sim20$  s c c m程度である。プロセス温度は $300\sim450$   $\mathbb{C}$ 程度、プロセス圧力は $0.5\sim80$  T o r r 程度である。

この場合には、使用する処理ガスの種類が2種類で済み、ガス供給系の構成を非常に簡単化できる。また、この場合にも、MMHガスに替えて、NH3 ガス或いはN2 ガスを用いてもよいのは勿論である。

# (3) 2工程によるWSixNyの形成。

次に、2 工程でWSixNyバリアメタルを形成する方法について説明する。ここでは、図6 (C)に示す工程を経た後、図5 に示す処理装置内で、まず、WSi層の成膜工程を行う。この時の処理ガスとしてはWF6 ガスとSiH4 ガスを用い、これらをキャリアガス、例えばArガスを用いて、或いは用いないで供給し、プラズマレスの熱CVDによりWSi膜を堆積させる。この時の処理ガスの流量は、8 インチウェハの場合、WF6 ガスが、2  $\sim$  8 0 s c c c m 程度である。プロセス温度は30~450~程度、プロセス圧力は0.5~80 Torr程度である。尚、SiH4 に替えてジクロルシラン、ジシラン等を用いてもよいのは勿論である。

このようにしてWSi膜の形成が完了したならば、WF6 ガスとSiH4 ガスの供給を断ち、次に、MMHガスを供給 して上記WSi膜を窒化処理してWSixNyのバリアメ タル14を形成する。この時のMMHガスの流量は、1~2 0sccm程度、プロセス温度は、300~450℃程度、 プロセス圧力は、0.5~10Torr程度である。これに より、バリアメタル14の形成が完了することになる。この ようにMMHガスを用いて窒化処理をするのは、上述のよう

る。

にプロセス温度が低いので、反応副生成物が比較的発生し難 くなり、パーティクル対策上、非常に有利である。

ここでMMHガスに替えて、NH3 ガスやN2 ガスを用いてもよい。また、成膜工程と窒化工程との間に、処理容器34内にN2 ガスをパージして成膜で用いたWF6 ガスを完全に排除するのがよい。特に、窒化工程においてMMHガスに替えてNH3 ガスを用いる場合には、WF6 ガスが処理容器内に残留すると、アンモニアとフッ化ガスにより除去が困難な副反応生成物が形成されるので、窒化処理に入る前に、完全にWF6 ガスを排除するのが好ましい。NH3 ガスを用いる場合には、プロセス温度は300~450℃程度である。また、MMHガスに替えてN2 ガスを用いる場合には、スイッチ52を投入して高周波電力を上部電極(シャワーへッド部)48と下部電極(載置台)36との間に印加し、内部にプラズマを立ててプラズマ窒化処理を行う。この時のN2ガスの供給量は、50~300sccm程度であり、プロセス温度は300~450℃程度であり、プロセス温度は300~450℃程度であり、プロセス温度は300~450℃程度であり、プロセス圧力は0.

このように、2つの工程を同一処理装置内で行えば、ウェハ搬送に要する時間を節約できるのでスループットを向上できるが、上記成膜工程と窒化工程を別々の処理装置で実行してもよいのは勿論である。

1~5 Torr程度(いずれも8インチウエハの場合)であ

(4) 2 工程によるWNxの形成。

次に、2工程でWNxバリアメタルを形成する方法につい

て説明する。ここでは、図 6 (C)に示す工程を経た後、図 5 に示す装置内で、まずW層の成膜工程を行う。この時の処理ガスとしてはW  $F_6$  ガスと $H_2$  ガスを用い、プラズマレスの熱C V D によりW膜を堆積させる。この時の処理ガスの流量は、8 インチウエハの場合、W  $F_6$  ガスが、5 ~ 1 0 0 s c c m程度、 $H_2$  ガスが 1 0 0 ~ 1 0 0 0 s c c m程度である。プロセス温度は、3 0 0 ~ 4 5 0  $\mathbb C$ 程度、プロセス圧力は 1 ~ 8 0 T o r r 程度である。

このようにして、W膜の形成が完了したならば、WF $_6$  ガスと $_1$  ガスの供給を断ち、次に、MMHガスを供給して上記W膜を窒化処理してWN $_1$  のバリアメタル $_1$  4 を形成する。この時のMMHガスの流量は、 $_1$  でのように、 $_1$  でのまったの形成が完了することになる。これにより、バリアメタル $_1$  4 の形成が完了することになる。これにより、バリアメタル $_1$  4 の形成が完了することになる。これにより、バリアメタル $_1$  4 の形成が完了することになる。このように、MMHガスを用いて窒化処理をするのは、上述のようにプロセス温度が低くて済むので、反応副生成物が比較的発生し難くなり、パーティクル対策上有利となる。

ここでも、先の(3)で説明したようにMMHガスに替えて、 $NH_3$  ガスや $N_2$  ガスを用いてもよい。また、成膜工程と窒化工程との間に、処理容器 3 4内に $N_2$  ガスをパージして成膜で用いた $WF_6$  ガスを完全に排除するのがよい。特に、窒化工程においてMMH ガスに替えて $NH_3$  ガスを用いる場合には、 $WF_6$  ガスが処理容器内に残留すると、アンモニアとフッ化ガスにより除去が困難な副反応生成物が形成さ

- -

れるので、窒化処理に入る前に、完全に $WF_6$  ガスを排除するのが好ましい。 $NH_3$  ガスを用いる場合には、プロセス温度は $300\sim450$   $\mathbb{C}$ 程度である。

また、MMHガスに替えて $N_2$  ガスを用いる場合には、スイッチ5 2を投入して高周波電力を上部電極(シャワーヘッド部) 4 8 と下部電極(載置台) 3 6 との間に印加し、内部にプラズマを立ててプラズマ室化処理を行う。この時の $N_2$  ガスの供給量は、5 0~3 0 0 s c c m程度であり、プロセス温度は3 0 0~4 5 0  $\mathbb C$  程度であり、プロセス圧力は、0 . 1 ~ 5  $\mathbb T$  o r r 程度である。

このように、2つの工程を同一処理装置内で行なえば、ウエハ搬送に要する時間を節約できるのでスループットを向上できるが、上記成膜工程と窒化工程を別々の処理装置で実行してもよいのは勿論である。

以上のようにして各方法で形成したバリアメタル14は、 特性検査の結果、酸素原子或いはシリコン原子に対するバリ ア性が十分に高いことを確認することができた。

次に、本発明のゲート電極及びその形成方法について説明 する。

ここでは図3において説明したゲート電極28について 更に詳しく説明する。図7は図3に示すゲート電極の部分を 示す拡大図である。バリアメタル14としては、ここではタ ングステンナイトライド(WNx)を用いた場合を例にとっ て説明する。図3において説明したように、例えばシリコン 単結晶よりなる半導体ウエハ等の基板2のゲート酸化膜2 6の両側には、ソース18、ドレイン19が形成されている。 ゲート酸化膜26としては、ここではシリコン酸化膜(SiO2)を用いている。

また、例えばリンドープのポリシリコン層30は、前述したような他の成膜装置で公知の方法により成膜され、その後、この基板Wを図5に示すような成膜装置へ搬入する。

WNx 膜の形成には、前述したようなプラズマレスの熱 C VDにより1工程で形成する場合と、2工程で形成する場合 とがあり、どちらを用いていてもよい。

まず、1 工程でWNx膜を形成する場合には、前述したように処理ガスとしてはWF6 ガスとMMHガスを供給し、プラズマを用いない熱CVDにより、一気にWNx膜よりなるバリアメタル14をポリシリコン層30上に所定の厚みだけ成膜する。この時の処理ガスの流量は、8インチウエハの場合、WF6 ガスが、5~80sccm程度、MMHガスが、1~20sccm程度である。プロセス温度は300~450℃程度、プロセス圧力は0.5~80Torr程度である。この場合には、使用する処理ガスの種類が2種類で済み、ガス供給系の構成を非常に簡単化できる。また、MMHガスに替えて、NH3 ガス或いはN2ガスを用いてもよいのは勿論である。

また、2工程で $WN \times$  膜を形成する場合には、前述したようにまず、最初にW層の成膜工程を行う。この時の処理ガスとしては $WF_6$  ガスと $H_2$  ガスを用い、プラズマレスの熱 C V D によりW 膜を堆積させる。この時の処理ガスの流量は、

8 インチウエハの場合、 $WF_6$  ガスが、 $5\sim100$  s c c m 程度、 $H_2$  ガスが、 $100\sim1000$  s c c m 程度である。 プロセス温度は、 $300\sim450$   $\mathbb{C}$ 程度、プロセス圧力は $1\sim80$  T o r r 程度である。

このようにして、W膜の形成が完了したならば、WF6ガスとH2ガスの供給を断ち、次に、MMHガスを供給して上記W膜を窒化処理してWNxのバリアメタル14を形成する。この時のMMHガスの流量は、1~10sccm程度、プロセス温度は、300~450℃程度、プロセス圧力は、0.1~5Torr程度である。これにより、バリアメタル14の形成が完了することになる。このように、MMHガスを用いて窒化処理をするのは、上述のようにプロセス温度が低くて済むので、反応副生成物が比較的発生し難くなり、パーティクル対策上有利となる。

ここでも、MMHガスに替えて、NH $_3$  ガスやN $_2$  ガスを用いてもよい。また、成膜工程と窒化工程との間に、処理容器  $_3$  4内にN $_2$  ガスをパージして成膜で用いたWF $_6$  ガスを完全に排除するのがよい。特に、窒化工程においてMMHガスに替えてNH $_3$  ガスを用いる場合には、WF $_6$  ガスが処理容器内に残留すると、アンモニアとフッ化ガスにより除去が困難な副反応生成物が形成されるので、窒化処理に入る前に、完全にWF $_6$  ガスを排除するのが好ましい。NH $_3$  ガスを用いる場合には、プロセス温度は $_3$  00~450  $_4$  2 0 を用いる場合には、プロセス温度は $_3$  00~450  $_4$  2 である。

このようにして、1工程で或いは2工程でWNx膜のバリ

アメタル14を形成したならば、同一処理容器34内で上層のタングステン層32を形成する。このタングステン層32の成膜条件は、先に示した2工程によるWN×層の前段のW膜の成膜工程と同じであり、処理ガスとしてはWF6ガスとH2ガスを用い、プラズマレスの熱CVDによりW膜を所定の厚さだけ堆積させる。この時の処理ガスの流量は、8インチウエハの場合、WF6ガスが5~100sccm程度、サフェスが100~1000sccm程度である。プロセス温度は300~450℃程度、プロセス圧力は1~80Torr程度である。この時の各層の厚さは、例えば1Gビットの容量に対応するメモリのデザインルールに適用できるように、ゲート酸化膜26が20Å程度、ポリシリコン層30が500Å程度、バリアメタル14が50Å程度、金属層(タングステン)層32が500Å程度である。

このようにしてタングステン層 3 2 を形成することにより、ゲート電極 2 8 を形成する。このように、バリアメタル 1 4 とタングステン層 3 2 は金属材料として同一の材料、すなわちタングステンを用いているので、同一の成膜装置内で連続的に成膜することができ、基板の搬出搬入操作が不要になって生産性を向上させることができる。

また、ポリシリコンーメタルゲート電極に、このようにバリアメタルとしてWNx層を用いることにより、抵抗値も非常に少なく、両層間の密着性及び耐熱性も高く維持でき、高いバリア性を発揮させることができる。特に、バリアメタル14を50Å程度まで薄膜化しても上述したような十分な

バリア性を備えており、半導体集積回路の薄膜化及び多層化 に対応することができる。

ここで、本発明のゲート電極と従来において一般的に用いられていたゲート電極の特性を評価したので、その結果を図 9に示す。

図9中において、比較例1、2は従来のゲート電極を示し、 比較例1はポリシリコン層とタングステンシリサイド層の ゲート電極、比較例2はポリシリコン層とチタンシリサイド 層のゲート電極をそれぞれ示す。

図9から明らかなように、ゲート電極として特性上重要な抵抗値及び耐熱性において共に優れているのみならず、HF(フッ化水素)に対する腐食性を示す耐薬品性や成膜時のエッチング特性も良好であることが判明する。尚、成膜時のエッチング特性が少ないことは、膜厚のコントロール性が良好であることを意味し、薄い膜厚のゲート電極を精度良く作ることができることになる。

これに対し、比較例1は耐熱性は良好であるが、重要な要素である抵抗値がかなり大きく、好ましくない。また、比較例2は抵抗値が大きいのみならず、耐熱性も評価の基準となる850℃よりも低く、好ましくない。

尚、上記実施例では、ゲート酸化膜 26 として $SiO_2$  を用いた場合を例にとって説明したが、これに限定されず、ゲート酸化膜 26 として更に薄膜化に対応したタンタルオキサイド( $Ta_2O_5$ )を用いることもできる。

図8はゲート酸化膜としてTa2 О5 を用いた時のゲー

ト電極の拡大断面図を示している。図8に示すゲート電極の 場合には、ポリシリコン層を用いないで、Ta2 O5 のゲー ト酸化膜26上に、WNx膜よりなるバリアメタル14を直 接形成し、更にこの上にタングステン層32を形成している。

このバリアメタル14及びタングステン層32の成膜は、 先に示したように同一の成膜装置内で連続的に処理することにより形成すればよい。この場合にも、前述したと同様に WNx膜のバリアメタル14が有効にバリア性を発揮する のみならず、ポリシリコン層を省略できた分だけゲート電極 28の厚みを更に小さくでき、ゲート酸化膜26、バリアメ タル14及びタングステン層32を含めた全体の厚みを例 えば1000 Å程度までに小さくでき、4Gビットの容量の メモリのデザインルールにも適用することができる。

尚、本発明実施例で用いるWNxやWSixNyは、他の主要な膜同様、CIF3ガスを含むガスでクリーニングできる。適当な枚数のウエハに成膜処理をする毎にクリーニングを行えば、パーティクルの発生が抑えられ、高品質の成膜が可能となる。

また、上記実施例では、高融点金属材料としてタングステンを用いた場合を例にとって説明したが、これに限定されず、例えばモリブデン(Mo)を用いてもよい。また、上記実施例では、基板として半導体ウエハを用いた場合を例にとって説明したが、これに限定されず、LCD基板、ガラス基板にも適用することができるのは勿論である。

### 請 求 の 範 囲

1. 半導体基板上に形成された半導体素子もしくは配線と電気的に接続する第1の導電層と、

第1の導電層上に形成されるバリアメタルと、

バリアメタル上に形成され、バリアメタルを介して第1の 導電層と電気的に接続される第2の導電層と、

を具備し、

バリアメタルは、WNx (タングステンナイトライド) またはWSixNy (タングステンシリサイドナイトライド) から成ることを特徴とする半導体デバイスの配線構造。

- 2. 第1の導電層と第2の導電層との間にはこれらの層同士を電気的に絶縁する絶縁層が介在され、絶縁層にはこれを貫通するようにホールが形成され、このホールを通じて第1の導電層と第2の導電層とがバリアメタルを介して電気的に接続されることを特徴とする請求項1に記載の配線構造。
- 3. バリアメタルは、第1の導電層と第2の導電層との間および絶縁層と第2の導電層との間に介在されていることを特徴とする請求項2に記載の配線構造。
- 4. 第1 および第2 の導電層の少なくとも一方がC u によって形成され、絶縁層がS i  $O_2$  によって形成されていることを特徴とする請求項3 に記載の配線構造。
- 5. 前記ホールがビアホールであることを特徴とする請求項2または請求項3に記載の配線構造。
- 6. 第1の導電層と第2の導電層のうちの一方は、A1、W、Cuのうちのいずれか1つによって形成され、

第1の導電層と第2の導電層のうちの他方は、WまたはCuによって形成されていることを特徴とする請求項5に記載の配線構造。

- 7. 前記ホールがコンタクトホールであることを特徴とする請求項2または請求項3に記載の配線構造。
- 8. 第1の導電層と第2の導電層のうちの一方は、A1、 W、Cuのうちのいずれか1つによって形成され、

第1の導電層と第2の導電層のうちの他方は、Siによって形成されていることを特徴とする請求項7に記載の配線構造。

9. 半導体基板上に形成された回路素子の電極において、ポリシリコン層と、

ポリシリコン層上に形成されるバリアメタルと、

バリアメタル上に形成される金属層と、

を具備し、

バリアメタルは、WNx(タングステンナイトライド)またはWSixNy(タングステンシリサイドナイトライド)から成ることを特徴とする電極。

- 10.前記電極はトランジスタのゲート電極であって、前記ポリシリコン層は、トランジスタのソースとドレインとの間に形成されるゲート酸化膜上に形成されることを特徴とする請求項9に記載の電極。
- 11.前記金属層がWまたはCuによって形成されていることを特徴とする請求項9または請求項10に記載の電極。
  - 12. 前記ゲート酸化膜は、SiO<sub>2</sub>、SiOF、Ta<sub>2</sub>O

- 5、CFxのうちのいずれか1つによって形成されていることを特徴とする請求項11に記載の電極。
- 13. 半導体基板上に形成されたトランジスタのゲート電極において、

トランジスタのソースとドレインとの間に形成されるゲート酸化膜と、

ゲート酸化膜上に形成されるバリアメタルと、

バリアメタル上に形成される金属層と、

を具備し、

バリアメタルは、WNx (タングステンナイトライド)またはWSixNy (タングステンシリサイドナイトライド)から成ることを特徴とするゲート電極。

- 14. 前記電極はキャパシタ電極であって、前記ポリシリコン層は絶縁膜上に形成されていることを特徴とする請求項9に記載の電極。
- 15.前記金属層がA1、W、Cuのいずれか1つによって形成されていることを特徴とする請求項14に記載の電極。
- 16. 前記絶縁膜は、 $SiO_2$ 、SiOF、 $Ta_2O_5$ 、CFxのうちのいずれか1つによって形成されていることを特徴とする請求項15に記載の電極。
- 17. 半導体デバイスの配線構造を形成する方法において、 半導体基板の絶縁膜上に金属膜を堆積させて第1の導電 層を形成し、

第1の導電層を上側から覆うように半導体基板上の全面

にわたって層間絶縁膜を形成し、

層間絶縁膜の所定の位置に、層間絶縁膜を貫通するように 第1の導電層に達する接続孔を形成し、

接続孔の内面と接続孔の底部に露出した第1の導電層の表面とにわたって、WNx (タングステンナイトライド)またはWSixNy (タングステンシリサイドナイトライド)から成るバリアメタルを形成し、

バリアメタル上に金属膜を堆積させるとともにこの金属膜によって接続孔を埋め込むことによって、第1の導電層とバリアメタルを介して電気的に接続される第2の導電層を形成することを特徴とする方法。

- 18. 第1および第2の導電層の少なくとも一方がCuによって形成され、層間絶縁膜が $SiO_2$ によって形成されていることを特徴とする請求項17に記載の方法。
- 19. 前記接続孔がビアホールであることを特徴とする請求項17に記載の方法。
- 20. 第1の導電層と第2の導電層のうちの一方は、A1、 W、Cuのうちのいずれか1つによって形成され、

第1の導電層と第2の導電層のうちの他方は、WまたはCuによって形成されていることを特徴とする請求項19に記載の方法。

- 21. 前記接続孔がコンタクトホールであることを特徴とする請求項17に記載の方法。
- 22. 第1の導電層と第2の導電層のうちの一方は、A1、 W、Cuのうちのいずれか1つによって形成され、

.第1の導電層と第2の導電層のうちの他方は、Siによって形成されていることを特徴とする請求項21に記載の方法。

23.前記バリアメタルの形成工程は、接続孔の内面と接続孔の底部に露出した第1の導電層の表面とにわたってW (タングステン) 膜またはWSi膜を形成する第1の工程と、W膜またはWSi膜を窒化処理してWNx (タングステンナイトライド) 膜またはWSixNy (タングステンシリサイドナイトライド) 膜を形成する第2の工程とからなることを特徴とする請求項17に記載の方法。

24. 半導体基板上に設けられたトランジスタのゲート電極を形成する方法において、

トランジスタのソースとドレインとの間に形成されたゲート酸化膜上に、WNx (タングステンナイトライド) またはWSixNy (タングステンシリサイドナイトライド) から成るバリアメタルを形成し、

バリアメタル上に金属層を形成することを特徴とする方法。


25. 半導体基板上に設けられたトランジスタのゲート電極を形成する方法において、


トランジスタのソースとドレインとの間に形成されたゲート酸化膜上にポリシリコン層を形成し、

ポリシリコン層上に、WNx (タングステンナイトライド) またはWSixNy (タングステンシリサイドナイトライド) から成るバリアメタルを形成し、 バリアメタル上に金属層を形成することを特徴とする方法。

- 26. 前記金属層がWまたはCuによって形成されていることを特徴とする請求項24または請求項25に記載の方法。
- 27. 前記ゲート酸化膜は、 $SiO_2$ 、SiOF、 $Ta_2O$ 5、CFxのうちのいずれか1つによって形成されていることを特徴とする請求項24または請求項25に記載の方法。

	_	
		,
		•
	9	
		•
		•









FIG.4

			1
			•
•			
	.0		
		9	
			•
			1





		_
		1
		•
· ·	4	
		•




FIG. 6A




FIG. 6D




FIG. 6B




FIG. 6E




FIG.6C





FIG.6F

_		
		• .
		•
		•



	比較例1	比較例2	本発明
構造	Poly/WSi	Poly/TiSi	Poly/WN/W
抵抗值 (uohmcm)	50-60	20-30	10
耐熱性 (°C)	1000	800	900
耐薬品性(HF)	良	劣	良
成膜時のエッチ ング量	多い	少ない	少ない

FIG.9

### INTERNATIONAL SEARCH REPORT

International application No.

PCT/JP98/04983

A. CLASSIFICATION OF SUBJECT MATTER Int.Cl <sup>6</sup> H01L21/28, H01L21/768					
	According to International Patent Classification (IPC) or to both national classification and IPC				
	S SEARCHED				
Minimum o Int	documentation searched (classification system followed Cl <sup>6</sup> H01L21/28, H01L21/768	d by classification symbols)			
Documenta	tion searched other than minimum documentation to the	he extent that such documents are include	d in the fields searched		
Jits Koka	uyo Shinan Koho 1926-1999 i Jitsuyo Shinan Koho 1971-1999	Toroku Jitsuyo Shinan Koh Jitsuyo Shinan Toroku Koh	0 1994–1999 0 1996–1999		
Electronic	data base consulted during the international search (na	me of data base and, where practicable, s	earch terms used)		
C. DOCU	MENTS CONSIDERED TO BE RELEVANT				
Category*	Citation of document, with indication, where a		Relevant to claim No.		
X	JP, 9-260306, A (Toshiba Co 3 October, 1997 (03. 10. 97) Par. Nos. [0018], [0019], [0		1-5, 7, 8, 17-19, 21, 22		
Y	1410 NOSI [0010], [0013], [0	,033], [0036] ; Fig. 2	6, 20, 23		
Х	JP, 9-186102, A (Samsung El- 15 July, 1997 (15. 07. 97),		1-5, 7, 8 17-19, 21, 22		
Y	Par. Nos. [0018], [0019] ; F	ig. 9 (Family: none)	6, 20, 23		
PX	JP, 10-294314, A (Sony Corp 4 November, 1998 (04. 11. 98	),	1-8, 17-22		
PY	Par. No. [0024] ; Fig. 1 (F	amily: none)	23		
х	JP, 8-293604, A (Samsung Ele 5 November, 1996 (05. 11. 96	),	9-12, 13, 15, 16, 24, 25-27		
Y	Claims 1 to 3; Par. No. [00 (Family: none)	10] ; Fig. 2	14		
	r documents are listed in the continuation of Box C.	See patent family annex.			
* Special categories of cited documents:  "A" document defining the general state of the art which is not considered to be of particular relevance earlier document but published on or after the international filing date and not in conflict with the application but cited to understand the principle or theory underlying the invention document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document of particular relevance; the claimed invention cannot be document referring to an oral disclosure, use, exhibition or other means  "P" document published after the international filing date or priority date and not in conflict with the application but cited to understand document of particular relevance; the claimed invention cannot be considered novel or cannot be considered to involve an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the art document member of the same patent family			tion but cited to understand vention aimed invention cannot be d to involve an inventive step aimed invention cannot be when the document is locuments, such combination art		
2 Fe	Date of the actual completion of the international search 2 February, 1999 (02. 02. 99)  9 February, 1999 (09. 02. 99)				
Name and m Japa:	ailing address of the ISA/ nese Patent Office	Authorized officer			
Facsimile No	0	Telephone No			

# INTERNATIONAL SEARCH REPORT

International application No.
PCT/JP98/04983

Category*	Citation of document, with indication, where appropriate, of the relevant passages	Relevant to claim N
PX PY	JP, 11-26757, A (Toshiba Corp.), 29 January, 1999 (29. 01. 99), Par. No. [0035] (Family: none)	9-12, 13, 15 16, 24, 25-2
-		

#### 国際調査報告

国際出願番号 PCT/JP98/04983

Int. B. 調査を行った。	属する分野の分類(国際特許分類(IPC)) Cl <sup>e</sup> H01L21/28 H01L21/768 Fooた分野 最小限資料(国際特許分類(IPC)) Cl <sup>e</sup> H01L21/28 H01L21/768		
日本国実用新 日本国公開実 日本国登録実 日本国実用新	トの資料で調査を行った分野に含まれるもの 案公報 1926-1999年 用新案公報 1971-1999年 用新案公報 1994-1999年 案登録公報 1996-1999年		
国際調査で使用	<b>用した電子データベース(データベースの名称</b> 、	、調査に使用した用語)	
	5と認められる文献		
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連する。	ときは、その関連する箇所の表示	関連する 請求の範囲の番号
X Y	JP, 9-260306, A (株式: 7 (03. 10. 97)、段落00 038、図2、 (ファミリーなし)	会社東芝) 3 1 0 B 1 9 9	1-5, 7, 8, 17-19, 21, 22 6, 20, 23
X Y	JP, 9-186102, A (三星1997 (15.07.97)、段落 アミリーなし)	電子株式会社)15.7月.10018,0019、図9(フ	1-5, 7, 8, 17-19, 21, 22 6, 20, 23
PΧ	JP, 10-294314, A (ソ: 998 (04. 11. 98)、段落	ニー株式会社) 4. 11月. 10024、図1 (ファミリーな	1-8, 17-22
□ C欄の続き	にも文献が列挙されている。	□ パテントファミリーに関する別	紙を参照。
もの 「E」国際出属 以後に公 「L」優先権主 文 文 可 「O」口頭によ	のカテゴリー 近のある文献ではなく、一般的技術水準を示す 近日前の出願または特許であるが、国際出願日 表されたもの 近張に疑義を提起する文献又は他の文献の発行 は他の特別な理由を確立するために引用する 自由を付す) 。る開示、使用、展示等に言及する文献 近日前で、かつ優先権の主張の基礎となる出願	の日の後に公表された文献 「T」国際出願日又は優先日後に公表された文献 「T」国際出願日又は優先日後に公表されて出願と矛盾するものではなく、論の理解のために引用するもの「X」特に関連のある文献であって、当の文献との、当業者にとってもよって進歩性がないと考えられる「&」同一パテントファミリー文献	発明の原理又は理 á該文献のみで発明 たられるもの á該文献と他の1以 間明である組合せに
国際調査を完了	した日 02.02.99	国際調査報告の発送日 09.02	2.99
日本国 垂	名称及びあて先 特許庁(ISA/JP) 便番号100-8915 千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 國島 明弘 印 電話番号 03-3581-1101	



国際出願番号 PCT/JP98/04983

C (64 *)	四次山原田 ケート・ファック	
C (続き). 引用文献の	関連すると認められる文献	BB St. 1
カテゴリー*	1 100 100 100 100 100 100 100 100 100 1	関連する 請求の範囲の番号
PΥ	L)	23
X	JP, 8-293604, A (三星電子株式会社) 5. 11月. 1 996 (05. 11. 96)、クレーム1-3, 段落0010、図 2 (ファミリーなし)	9-12, 13, 15, 16, 24, 25-27
Y		14
PΧ	JP, 11-26757, A (株式会社東芝) 29. 1月. 199 9 (29. 01. 99)、段落0035 (ファミリーなし)	9-12, 13, 15, 16, 24, 25-27
PΥ		14
	· · · · · · · · · · · · · · · · · · ·	
		,
	·	
	•	

## 特許 協力 条約

РСТ

国際予備審査報告

(法第1-2条、法施行規則第56条)

REC'D 14 JAN 2003

WIPO PCT

4

(PCT36条及びP)	CT規則70]				
出願人又は代理人 の書類記号 98S0797P	今後の手続きについては、国際予備審査報告の送付通知(様式PCT/ 7P IPEA/416)を参照すること。				
国際出願番号 PCT/JP98/04983	国際出願日 (日.月.年) 05.11.98	優先日 (日.月.年) 05.11.97			
国際特許分類 (IPC)	Int. Cl' H01L21/28 H01L21/768				
出願人(氏名又は名称) 東京エレシ	クトロン株式会社				

	東京エレクトロン株式会社	
1.	国際予備審査機関が作成したこの国際予備審査報告を法施行規則第57条(PCT36条)の規定に従い送付する。	
2.	この国際予備審査報告は、この表紙を含めて全部で3 ページからなる。	
	X この国際予備審査報告には、附属書類、つまり補正されて、この報告の基礎とされた及び/又はこの国際予任 査機関に対してした訂正を含む明細書、請求の範囲及び/又は図面も添付されている。 (PCT規則70.16及びPCT実施細則第607号参照) この附属書類は、全部で _ ' 6 ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~ ~	<b>備審</b>
3.	この国際予備審査報告は、次の内容を含む。	
	I X 国際予備審査報告の基礎	
	II 優先権	
	III	
	IV 開の単一性の欠如	
	V X PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるア	ため
	の文献及び説明 VI	
	VII 国際出願の不備	
	VIII 国際出願に対する意見	,
		$\checkmark$

国際予備審査の請求書を受理した日 08.04.99	国際予備審査報告を作成した日 04.01.00	
名称及びあて先 日本国特許庁(IPEA/JP) 郵便番号100-8915 東京都千代田区霞が関三丁目4番3号	特許庁審査官(権限のある職員) 國島 明弘	3 2

		+

Ι.	Į.	国際予備審査	製告の基礎		
1.			こ提出された差し替え		れた。(法第6条(PCT14条)の規定に基づく命令に おいて「出願時」とし、本報告書には添付しない。
-		出願時の国際			
	X	明細書 明細書 明細書 請求の範囲	第 <u>1-23</u> 第 第 第 11,14-16	ページ、 ページ、 ページ、 ページ、 項、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの
	_	請求の範囲 請求の範囲 請求の範囲	第 11, 14-16 第 9-10, 12-13, 24 第 9-10 + 12-13, 24	項、 4-27  項、 項、	PCT19条の規定に基づき補正されたもの 国際予備審査の請求書と共に提出されたもの
	X	図面 図面	第1 - 9 第 第	<del>ページ/</del> 図、 ページ/図、 ページ/図、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一一
		明細書の配列	刊表の部分 第 刊表の部分 第 刊表の部分 第	ページ、 ページ、 ページ、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの
2.		ニ記の書類は、	順の言語は、下記に示 下記の言語である のために提出された P 則48.3(b)にいう国際	語であ - CT規則23.1(b)にい	
3.	<u>[</u>	国際予備	審査のために提出され	た P C T 規則55. 2ま7	たは55.3にいう翻訳文の言語 おり、次の配列表に基づき国際予備審査報告を行った。
		この国際 出願後に 出願後に 書の提出 書面によ	、この国際予備審査 ( 提出した書面による配 があった	フレキシブルディスク(または調査) 機関に打または調査) 機関に打または調査) 機関に打別表が出願時における	クによる配列表 是出された書面による配列表 是出されたフレキシブルディスクによる配列表 る国際出願の開示の範囲を超える事項を含まない旨の陳述 ィスクによる配列表に記録した配列が同一である旨の陳述
4.		明細書	「記の書類が削除された 第 第 <u>1-8,17-23</u> 図面の第	ページ 項	ジ/図
5.		れるので、そ		とものとして作成した	が出願時における開示の範囲を越えてされたものと認めら。(PCT規則70.2(c) この補正を含む差し替え用紙は上告に添付する。)

	•
	•

囯	腔子	·備塞	~ 查報	生
1	PT 1	VIII 1H	* H. H)	

国際出願番号 PCT/JP98/04983

—見解————			
新規性(N)	<b>幸</b> 少 祭 田	9-16, $24-27$	有
<b>利(外注(N)</b>	請求の範囲	3-10, 24-27	無
進歩性(IS)		9-16, 24-27	
	請求の範囲 _		<u> </u>
産業上の利用可能性(IA)	請求の範囲 <sub>-</sub> 請求の範囲 <sub>-</sub>	9-16, 24-27	
→ 共本 12 x 2 3 3 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1 1			
文献及び説明(PCT規則70.7)	0.7.4%四尺 团败制	ままれたまながらぬまたる	1田 ナム た)
請求項9-16, 24- *れの文献も記載されてお	27の発明は、国際訳 らず、当業者にとって	間面報告書及び見解書に引 て自明のことでもない。	用されたい
·			
·			

		•
		•

# 請 求 の 範 囲

- 1. (削除)
- 2. (削除)
- 3 . (削除)
- 4. (削除)
- 5. (削除)
- 6. (削除)
- 7.
- 8.

		1-

9. 半導体基板上に形成された回路素子の電極において、

ポリシリコン層と、

ポリシリコン層上に形成されるバリアメタルと、

バリアメタル上に形成される金属層と、

を具備し、

バリアメタルは、WSixNy(タングステンシリサイドナイトライド)から成ることを特徴とする電極。

10. 前記電極はトランジスタのゲート電極であって、前記ポリシリコン層は、トランジスタのソースとドレインとの間に形成されるゲート絶縁膜上に形成されることを特徴とする請求項9に記載の電極。

1 1. 前記金属層がWまたはCuによって形成されていることを特徴とする請求項9または請求項10に記載の電極。

1 2. 前記ゲート絶縁膜は、SiO<sub>2</sub>、SiOF、Ta<sub>2</sub>O

s、 CFxのうちのいずれか1つによって形成されているこ

とを特徴とする請求項11に記載の電極。

13. 半導体基板上に形成されたトランジスタのゲート電極において、

トランジスタのソースとドレインとの間に形成されるゲー ト絶縁膜と、

ゲート絶縁膜上に形成されるバリアメタルと、

バリアメタル上に形成される金属層と、

を具備し、

バリアメタルは、WSixNy(タングステンシリサイドナイトライド)から成ることを特徴とするゲート電極。

14. 前記電極はキャパシタ電極であって、前記ポリシリコン層は絶縁膜上に形成されていることを特徴とする請求項9に記載の電極。

15. 前記金属層がAI、W、Cuのいずれか1つによって形成されていることを特徴とする請求項14に記載の電極。

16.前記絶縁膜は、 $SiO_2$ 、SiOF、 $Ta_2O_5$ 、CF x のうちのいずれか1つによって形成されていることを特徴とする請求項15に記載の電極。

17. (削除)

1	8	(	削	除	)

19. (削除)

2 0. (削除)

21.

22.

	<del>-</del>
·	

## 23. (削除)

2 4 . 半導体基板上に設けられたトランジスタのゲート電極を形成する方法において、

トランジスタのソースとドレインとの間に形成されたゲート絶縁膜上に、WSixNy(タングステンシリサイドナイトライド)から成るバリアメタルを形成し、

バリアメタル上に導電層を形成することを特徴とする方法。

25. 半導体基板上に設けられたトランジスタのゲート電極を形成する方法において、

トランジスタのソースとドレインとの間に形成されたゲー ト絶縁膜上にポリシリコン層を形成し、

ポリシリコン層上に、WSixNy(タングステンシリサイドナイトライド)から成るバリアメタルを形成し、

•			
			•

バリアメタル上に導電層を形成することを特徴とする方法。

26. 前記導電層がWまたはCuによって形成されていることを特徴とする請求項24または請求項25に記載の方法。27. 前記ゲート絶縁膜は、SiO2、SiOF、Ta2O。、CF×のうちのいずれか1つによって形成されていることを特徴とする請求項24または請求項25に記載の方法。

-	_
<u> </u>	
	·
	•
	•
	2
	•
	~.

PCT

E P



# 国際調査報告

(法8条、法施行規則第40、41条) [PCT18条、PCT規則43、44]

出願人又は代理人 の書類記号 98S07971		きについては、		きの送付通知様式( を参照すること。	(PCT/ISA/220)
国際出願番号 PCT/JP98/04983	国際出願日(日.月.年)		. 98	優先日 (日.月.年)	05.11.97
出願人 (氏名又は名称) 東京エレ	クトロン株式会社	· .			
国際調査機関が作成したこの国 この写しは国際事務局にも送付		行規則第41条	(PCT18\$	€) の規定に従い出	出願人に送付する。
この国際調査報告は、全部で _	3ページで	ある。			
□ この調査報告に引用された	先行技術文献の写 	しも添付されて	ている。 		
<ul><li>1. 国際調査報告の基礎</li><li>a. 言語は、下記に示す場合</li><li>□ この国際調査機関に表</li></ul>					った。
b. この国際出願は、ヌクレ □ この国際出願に含まれ			でおり、次の酢	己列表に基づき国際	<b>景調査を行った。</b>
□ この国際出願と共に批	出されたフレキシ	⁄ブルディスク	による配列表		
□ 出願後に、この国際詞	査機関に提出され	ルた書面による	配列表		
□ 出願後に、この国際調	査機関に提出され	ルたフレキシブ	ルディスクに	よる配列表	
□ 出願後に提出した書配書の提出があった。	jによる配列表が出	!願時における	国際出願の開	示の範囲を超える	事項を含まない旨の陳述
□ 書面による配列表に言書の提出があった。	1載した配列とフレ	<i>、</i> キシブルディ	スクによる配	列表に記録した配	列が同一である旨の陳述
2. 請求の範囲の一部の	調査ができない (	第I櫚参照)。			
3. 発明の単一性が欠如	している(第Ⅱ欄	参照)。			4
4. 発明の名称は 🗓	出願人が提出し	たものを承認す	<b>ナる。</b>		
	次に示すように	国際調査機関が	ば作成した。		
_					
5. 要約は 🗓					
LJ		作成した。出願	質人は、この国	国際調査報告の発送	川38.2(b)) の規定により 差の日から1カ月以内にこ
6. 要約書とともに公表される 第 <u>1</u> 図とする。□		とおりである。		□ なし	
X	出願人は図を示	さなかった。			
	本図は発明の特征	<b>敦を一層よく</b> 妻	<b>見している。</b>		

\* , 



発明の属する分野の分類(国際特許分類(IPC)) Α. Int. Cl 4 H01L21/28 H01L21/768

#### 調査を行った分野

調査を行った最小限資料(国際特許分類(IPC))

Int. Cl H01L21/28 H01L21/768

最小限資料以外の資料で調査を行った分野に含まれるもの

日本国実用新案公報

1926-1999年

日本国公開実用新案公報 1971-1999年

日本国登録実用新案公報 1994-1999年

日本国実用新案登録公報 1996-1999年

国際調査で使用した電子データベース (データベースの名称、調査に使用した用語)

C.	関連す	る と	認	ð 9	5#	しる	5	文南	\$
引用:	文献の		-						
			_						

引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号	
X	JP, 9-260306, A (株式会社東芝) 3. 10月. 199 7 (03. 10. 97)、段落0018, 0019, 0035, 0 038、図2、 (ファミリーなし)	1-5, 7, 8, 17-19, 21, 22	
Y		6, 20, 23	
X	JP, 9-186102, A (三星電子株式会社) 15. 7月. 1 997 (15. 07. 97)、段落0018, 0019、図9 (フ アミリーなし)	1-5, 7, 8, 17-19, 21, 22	
Y		6, 20, 23	
PΧ	JP, 10-294314, A (ソニー株式会社) 4. 11月. 1 998 (04. 11. 98)、段落0024、図1 (ファミリーな	1-8, 17-22	

C欄の続きにも文献が列挙されている。

┃ ┃ パテントファミリーに関する別紙を参照。

### \* 引用文献のカテゴリー

- 「A」特に関連のある文献ではなく、一般的技術水準を示す
- 「E」国際出願日前の出願または特許であるが、国際出願日 以後に公表されたもの
- 「L」優先権主張に疑義を提起する文献又は他の文献の発行 日若しくは他の特別な理由を確立するために引用する 文献 (理由を付す)
- 「〇」口頭による開示、使用、展示等に言及する文献
- 「P」国際出願日前で、かつ優先権の主張の基礎となる出願

の日の後に公表された文献

- 「T」国際出願日又は優先日後に公表された文献であって て出願と矛盾するものではなく、発明の原理又は理 論の理解のために引用するもの
- 「X」特に関連のある文献であって、当該文献のみで発明 の新規性又は進歩性がないと考えられるもの
- 「Y」特に関連のある文献であって、当該文献と他の1以 上の文献との、当業者にとって自明である組合せに よって進歩性がないと考えられるもの
- 「&」同一パテントファミリー文献

国際調査を完了した日

02.02.99

国際調査報告の発送日

09.02.99

国際調査機関の名称及びあて先

日本国特許庁(ISA/JP) 郵便番号100-8915

東京都千代田区霞が関三丁目4番3号

特許庁審査官(権限のある職員) 國島 明弘

8 9 3 2

電話番号 03-3581-1101 内線 3464

					٠
					\
			4.		
	•				
			•		
			*		
			è		
		, * \			
`					
				160	
			*1		
				4	

	国際調査報告
C(続き).	関連すると認められる
引用文献の	

C(続き).	関連すると認められる文献						
引用文献の カテゴリー*	引用文献名 及び一部の箇所が関連するときは、その関連する箇所の表示	関連する 請求の範囲の番号					
PΥ	L)	23					
X	JP, 8-293604, A (三星電子株式会社) 5. 11月. 1 996 (05. 11. 96)、クレーム1-3, 段落0010、図	9–12, 13, 15, 16, 24, 25–27					
Y	2 (ファミリーなし)	14					
PX	JP, 11-26757, A (株式会社東芝) 29. 1月. 199 9 (29. 01. 99)、段落0035 (ファミリーなし)	9-12, 13, 15, 16, 24, 25-27					
PΥ		14					
		,					
		· ·					